说不清条件？直接问一句 →（例：合肥的BMS要几年经验）
要求 SystemVerilog 共 490 条 · 其中近一周 27 条 已筛选： 清除
NXP 城市未标注
Verilog SystemVerilog Python 芯片 / 半导体
Job Summary As a Senior Principal Digital Design Engineer at NXP Semiconductors France SAS, you will be a key technical leader in the design, verification, and implementation of complex digital circuits for next-generation automotive and secure embedded control products. You will drive innovation a…
Verilog SystemVerilog 数字电路 芯片 / 半导体
岗位职责： 1、负责对接算法团队拆解 ISP 模块功能与性能需求，完成硬件架构规划、子模块划分及接口定义； 2、基于架构文档使用 Verilog/VHDL 编写 ISP 各子模块 RTL 代码，遵循编码规范完成模块级集成与接口联调； 3、负责搭建模块级与系统级验证环境，开展仿真测试与覆盖率分析，配合完成时序、功耗分析并解决相关问题； 4、参与芯片各阶段测试并定位失效问题，支持量产良率提升，同时与跨团队协作推动算法硬件化落地与技术迭代； 岗位要求： 1、硕士及以上学历，电子、通信、计算机、微电子或物理学专业；…
Verilog SystemVerilog C语言 硬件与芯片 芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
SystemVerilog Verilog UVM 算法与AI 芯片 / 半导体
核心职责 1、统一工作流建设 建立并维护公司级 RTL AI 标准工作流，定义阶段划分、阶段间接口、最低验证门坎与追溯要求，并保持模型、Prompt、Agent、知识库与 EDA 组件可替换；针对纯数字与数模混合两类设计的流程差异，区分公司共享段与团队客制段； 2、版本与发布管理 担任标准工作流的发布负责人，负责版本发布、变更评审与经验回收，确保各设计团队验证有效的改良能回流为公司标准； 3、路线图与跨团队需求管理 订定 RTL AI 路线图与阶段目标，搜集各产品线需求并排定优先序，区分共享需求与团队客制需求；主持定期技术交流会议，维护各产品线的对接窗口机制；…
Verilog SystemVerilog C语言 硬件与芯片 芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
翱捷科技-U 成都 上海 Design Service 3-5年 硕士
Verilog SystemVerilog 硬件与芯片 芯片 / 半导体
岗位职责 1、负责公司高端移动终端、AI智能芯片中MIPI D-PHY、MIPI C-PHY接口的架构定义、模块级RTL设计与功能验证，完成从RTL到GDSII的全流程落地支撑。 2、参与MIPI CSI-3、DSI-2等新一代协议的技术预研，结合芯片实际应用场景完成协议适配与功能裁剪，输出可落地的接口设计方案。 3、协同SerDes PHY团队完成MIPI高速接口的集成与联调，解决高速信号传输中的误码、时序收敛问题，保障接口的稳定性。 4、配合系统团队完成MIPI接口与图像处理、显示等IP的协同设计，实现摄像头、显示屏等外设与芯片之间数据互联。…
Marvell 城市未标注
大模型 UVM SystemVerilog 测试与质量 芯片 / 半导体
About Marvell Marvell’s semiconductor solutions are the essential building blocks of the data infrastructure that connects our world. Across enterprise, cloud and AI, and carrier architectures, our innovative technology is enabling new possibilities. At Marvell, you can affect the arc of individual…
数字电路 SystemVerilog UVM 测试与质量 芯片 / 半导体
1. 负责数字集成电路验证规划、测试平台搭建及验证执行，确保设计满足功能、性能及覆盖率要求； 2. 编写验证计划、测试用例及验证报告，分析并总结验证结果，确保验证的完整性与高效性； 3. 负责基于SystemVerilog、UVM等验证语言和方法学进行验证环境的开发与维护，协同设计团队识别验证难点并制定验证策略； 4. 跟踪并解决验证过程中发现的问题，协同设计团队优化方案并推动质量提升。
Verilog SystemVerilog Linux 研发（未细分） 芯片 / 半导体
1.根据算法与架构设计方案，完成芯片前端 RTL 代码开发，开展白盒验证工作；完成基本的测试工作，并协助验证工程师完成相关的验证工作。 2.参与逻辑综合、形式验证、STA 时序分析、功耗分析、DFT 设计等全流程数字设计与验证工作； 3.撰写并维护芯片设计、验证相关技术文档，保证设计过程可追溯、可交付； 4.协同后端、测试等团队，支持芯片联调、测试与问题定位，保障芯片流片成功； 5.协同系统工程师进行产品调研，成本分析，项目立项的设计准备工作。
UVM SystemVerilog 测试与质量 芯片 / 半导体
Be knowledgeable in DDR5 DIMM system level verification and PMIC IP verification; Collaborate closely with component testing verification teams across our global sites; Interface with other engineerin
数字电路 SystemVerilog UVM 测试与质量 芯片 / 半导体
1. 负责数字集成电路验证规划、测试平台搭建及验证执行，确保设计满足功能、性能及覆盖率要求； 2. 编写验证计划、测试用例及验证报告，分析并总结验证结果，确保验证的完整性与高效性； 3. 负责基于SystemVerilog、UVM等验证语言和方法学进行验证环境的开发与维护，协同设计团队识别验证难点并制定验证策略； 4. 跟踪并解决验证过程中发现的问题，协同设计团队优化方案并推动质量提升。
Verilog SystemVerilog 数字电路 前端与客户端 机器人 / 智能装备
1.负责SoC的架构设计，与BSP工程师讨论确认SoC各模块需求；完成RTL设计；负责总体SoC验证计划，划分验证任务；和验证工程师一起完成验证工作； 2.负责与基带工程师讨论确认基带各模块的功能需求，划分任务，制定验证计划；完成RTL设计；和验证工程师一起完成验证工作； 3.负责综合、静态时序分析、形式验证等IC流程，与后端工程师沟通，交付前端网表，交付SDC等相关文件；对后端返回的PL网表进行形式验证、仿真、静态时序分析等； 4.作为项目PL，负责根据项目进度要求制定schedule，确立各个节点的milestone，分配各个时间端的任务；…
Verilog Python Linux 研发（未细分） 芯片 / 半导体
Individual contributor to the design in a collaborative team environment Design various logic & state machines in SystemVerilog/Verilog RTL Develop and debug RTL, using industry-standard simulation an
SystemVerilog Verilog EDA 硬件与芯片 芯片 / 半导体
岗位职责： 1、与架构师以及软件团队合作，定义command processor子系统性能和功能，包括任务队列、调度策略与异常处理流程等，并输出文档； 2、独立负责command Processor的核心微架构设计，负责任务调度和切分、全局同步等功能模块的RTL代码实现； 3、支持验证工程师完成模块及系统级的验证工作，配合中后端完成模块的时序收敛和流片验签等工作，与验证、后端团队一起按时高质量完成项目交付； 4、参与芯片系统调试、性能分析，功耗和微架构优化等工作。 要求： 1、硕士及以上学历，微电子、计算机科学、电子工程等相关专业，具有较强的电子电路基础；…
UVM Verilog C++ 测试与质量 AI / 大模型
.系统级和模块级验证：负责SoC系统级和模块级的验证工作，包括定义验证策略、搭建验证环境、开发测试用例和制定验证标准。 .验证环境的搭建和维护：搭建和维护验证环境，确保验证环境的稳定性和高效性。 .测试用例的开发和执行：根据项目需求制定验证计划，编写测试向量，执行测试计划并确保覆盖率和质量指标的达成。 .与其他团队的协作：与设计、EMU/FPGA和软件团队紧密合作，完成系统验证工作。 .参与方法与流程的优化：参与下一代高性能ServerSoC验证方法与流程的优化与研究1。 .问题分析与解决：在验证过程中发现并解决问题，确保验证工作的顺利进行
1、根据处理器架构与微架构制定验证计划； 2、参与不同处理器验证层次的验证平台的搭建，调试与维护； 3、负责收集验证结果，覆盖率，并协助团队定位验证中发现的问题； 4、协助产品交付平台的搭建，调试与维护； 5、在产品交付过程中为客户提供技术支持。
Verilog SystemVerilog RISC-V 硬件与芯片 芯片 / 半导体
1. 负责 CPU 核心模块的微架构设计与 RTL 实现，重点覆盖以下方向之一： ○ 取指与分支预测：Instruction Fetch、BTB/BHT/TAGE 等预测器设计、取指流水线 ○ 发射与调度：Issue Queue、Renaming、Scoreboard、Out-of-Order 调度逻辑 ○ 内存子系统：L1/L2 Cache 设计、TLB/MMU、Prefetcher、Memory Ordering ○ Cache 一致性：Snoop / Directory 协议实现、MESI/MOESI 状态机、 coherence 互连适配 2. 负责所设计模块的微架构 spec 编写…
Verilog SystemVerilog UVM 测试与质量 芯片 / 半导体
1. 根据设计规格，制定详细的验证方案，明确验证需求，跨部门沟通合作，进行模块级或芯片级的验证工作。 2. 搭建验证环境，开发测试用例，执行回归测试，并收集和分析覆盖率数据。 3. 参与芯片研发的整个周期，确保每个阶段的验证工作都得到妥善处理。 4. 负责公共验证平台的组件开发和维护，提高验证效率。 5. 负责芯片的后仿真验证，建立测试用例，并进行时序违例分析，定位并解决问题。
数字电路 C++ Python 测试与质量 芯片 / 半导体
1) 制定验证方案：根据芯片或IP模块的设计需求，分析功能规格并制定验证方案，明确覆盖目标与测试策略； 2) 构建验证环境：主导模块级、子系统级及SoC级验证环境的搭建，包括基于UVM方法学开发测试平台及验证组件； 3) 前仿验证：执行数字电路/IP模块的仿真验证，完成混合信号仿真验证以及低功耗仿真验证等，与设计人员合作定位并修复设计缺陷； 4) 覆盖率：通过自动化测试生成用例，分析功能覆盖率和代码覆盖率，确保验证完整性和准确性；
Verilog SystemVerilog UVM 硬件与芯片 芯片 / 半导体
1. CPU 核模块 / 子系统功能验证 负责 CPU 流水线前端、后端核心模块验证：Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等核心微架构模块的 Pre-silicon 功能验证。 2. 验证环境搭建与用例开发 基于 SystemVerilog/UVM 搭建模块级、子系统级 Testbench；开发定向用例、约束随机指令用例、边界用例、异常用例，覆盖 CPU 完整指令集、流水线冲突、数据依赖、访存时序、流水线冲刷、stall、bubble 场景。…
Verilog SystemVerilog EDA 前端与客户端 芯片 / 半导体
1， 参与MCU和SOC芯片架构的制定，负责顶层设计，并撰写设计文档； 2， 负责模块级设计和验证； 3， 负责数字设计中的Lint，综合和形式验证等基本流程，并配合流程工程师做好相关设计的时序收敛工作； 4， 参与FPGA平台验证和芯片功能测试； 5， 配合后端部门、产品测试部门完成流片和量产等工作。
Verilog SystemVerilog C语言 硬件与芯片 通信 / 计算机 / IT
1.负责模块级验证平台的搭建、测试用例执行与验证报告撰写； 2.完成系统级验证环境构建，开展系统级功能与性能验证，输出验证报告； 3.协助分析和定位芯片在实际应用中反馈的问题，提出改进建议； 4.编写和维护验证计划、验证报告等相关技术文档。
FPGA Verilog SystemVerilog 硬件与芯片 芯片 / 半导体
岗位职责： · 负责数字芯片模块级详细设计、性能分析、RTL实现、逻辑综合、设计交付质量把控 · 支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析
Verilog SystemVerilog 数字电路 芯片 / 半导体
岗位职责： 1、负责参与芯片架构设计和SPEC制定； 2、负责SoC集成设计、时钟复位设计、低功耗设计等； 3、负责数字电路设计、仿真验证以及综合等工作，并且完成相关文档的撰写； 4、负责与后端时序分析工程师、DFT工程师共同完成时序收敛工作； 5、负责参与芯片测试方案制定，支持测试工程师完成芯片测试工作。 岗位要求： 1、硕士及以上学历，电子、通信、计算机、微电子或物理学专业； 2、熟练掌握Verilog、SystemVerilog、C等语言的编程，有扎实的数字电路基础； 3、两年以上的IC设计流程相关工作经验；…
海光信息 上海 西安 成都 AI互联系统设计部 3-5年 硕士
芯片验证 数字电路 Verilog 后端与架构 芯片 / 半导体
岗位职责： 1. 负责 SOC 芯片模块级、系统级功能验证工作，保障芯片功能符合设计规格； 2. 拆解项目需求，梳理提取验证要点，输出完整测试方案；独立搭建验证环境，编写各类测试用例，执行测试回归，收集、统计并分析覆盖率，持续完善验证完备度； 3. 对接 RTL 设计、IP 供应商、SOC 架构、芯片前后端、驱动研发等多方人员，跨团队沟通协作，排查解决验证问题，跟进 bug 闭环，为芯片全流程研发提供验证技术支持。 任职要求： 一 学历与经验 硕士及以上学历，电子工程、微电子、集成电路等相关专业；拥有 3 年及以上 SOC 芯片验证相关工作经验，具备真实流片项目验证经历优先。…
FPGA SystemVerilog UVM 硬件与芯片 芯片 / 半导体
岗位职责： · 负责模块级到子系统级的验证环境搭建、验证方案制定、验证计划执行 · 支持芯片原型验证、驱动软件开发、软硬件系统联调
数字电路 Verilog SystemVerilog 测试与质量 芯片 / 半导体
1. 协助资深验证工程师完成数字IC模块/子系统的验证工作，全程参与芯片前端验证流程，包括验证方案学习、测试用例开发、仿真调试、回归测试等工作； 2. 学习并熟练使用Verilog、SystemVerilog语言，搭建基础验证环境，编写简单Testcase、断言及激励模型，覆盖模块基本功能场景； 3. 协助完成仿真日志分析、波形查看与问题定位，记录验证过程中发现的设计BUG，同步跟进BUG修复、复测闭环，输出清晰的问题复盘记录； 4. 参与验证计划梳理、验证覆盖率统计（代码覆盖率、功能覆盖率），协助完成覆盖率收敛，配合团队完成验证交付目标；…
芯片验证 Verilog SystemVerilog 测试与质量 芯片 / 半导体
1. 维护/开发验证平台； 2. 构建测试用例，完成模块级和芯片级设计的验证； 3. 为设计团队提供验证支持； 4. 提高验证质量和效率；
芯片验证 SystemVerilog UVM 硬件与芯片 芯片 / 半导体
岗位职责： · 负责芯片级与子系统级验证方案制定、验证计划与策略制定、验证环境搭建、验证计划执行与管理 · 负责验证平台公共组件、脚本的规划与编写，提升项目整体验证效率与质量 · 负责系统级的功能、性能的验证方案与用例编写，协助开发进行分析 · 支持芯片原型验证、驱动软件开发、软硬件系统联调
FPGA Verilog SystemVerilog 硬件与芯片 医疗器械 / 医药
任职要求: 1、硕士及以上学历，微电子、集成电路、通信工程、计算机、生物工程等相关专业; 2、掌握主流FPGA内部资源结构，有ultrascale/ ultrascale+/versal系列开发经验优先: 3、熟悉Verilog/SystemVerilog/HDL语言，能进行FPGA时序设计/分析/仿真; 4、熟练使用Modelsim/vivado/qurtus/matlab等开发工具; 5、熟悉FPGA ISP开发，有sensor调试经验、FPGA系统集成调试经验优先； 6、熟练掌握I2C、UART、SPI、PWM、UART、PCIe等通用接口，DDR、FLASH等存储器接口， MIPI/…
FPGA Verilog SystemVerilog 硬件与芯片 无人机
职位简介： 大疆芯片团队具备从规格定义到芯片设计、量产、产品化全栈技术能力。 团队致力于通过超大规模SoC芯片平台研发，为产品开发高集成度的系统级芯片、领域定制ASIC专用芯片。将公司对空间智能的超前想象用最新芯片技术落地实现，给用户带来独一无二的产品体验。用“芯”点亮创新之路。 工作职责： 1. 参与IP/SoC的全流程验证，从需求方案的制定到验证交付，制定验证方案和计划，完成功能、性能、功耗验证等； 2. 参与新技术的研究和评估，为SoC/IP的性能/功耗和功能改进提供技术支持。 任职要求： 1. 本科及以上学历，集成电路、微电子、计算机、通信等相关专业；…
数字电路 Verilog UVM 测试与质量 芯片 / 半导体
1、负责数字电路模块级及系统级功能验证，编写验证计划、测试用例和验证报告； 2、基于UVM/SystemVerilog搭建可复用、可扩展的验证平台； 3、执行仿真调试，分析波形与日志，协助定位设计缺陷，完成功能覆盖率与代码覆盖率分析； 4、协同设计工程师定位并解决RTL功能时序等问题； 5、运用断言（SVA）、形式验证工具辅助功能覆盖与缺陷定位
Verilog SystemVerilog FPGA 硬件与芯片 芯片 / 半导体
职位描述： 1. 负责数字芯片微架构设计、性能分析、RTL实现、逻辑综合、设计交付质量把控； 2. 支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 掌握Verilog语言，了解SystemVerilog，熟悉ASIC或FPGA前端设计开发工具； 3. 有以下任意一项相关经验者优先： · 网络（Ethernet、TCP/IP、交换、路由） · 存储（NVMe、RDMA、RoCE） · PCIe、VirtIO、DMA · DDR、HBM 线上简历投递：hr2023@yunsilicon.com
FPGA SystemVerilog UVM 硬件与芯片 芯片 / 半导体
职位描述： 1. 负责模块级到芯片级的验证环境搭建、验证方案制定、验证计划执行； 2. 支持芯片原型验证、驱动软件开发、软硬件系统联调。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 3年以上ASIC或FPGA数字前端设计或验证经验； 3. 熟悉SystemVerilog语言和UVM验证方法学，有C、Perl、或Python编程经验优先； 4. 有以下任意一项相关经验者优先： · 网络（Ethernet、TCP/IP、交换、路由） · 存储（NVMe、RDMA、RoCE） · PCIe、VirtIO、DMA · DDR、HBM 线上简历投递：hr2023@yunsili…
SystemVerilog C++ UVM 测试与质量 芯片 / 半导体
工作职责： 1. 与数字设计团队紧密合作，深入理解设计架构与功能需求，确保验证目标与设计一致。 2. 制定并执行完整的验证计划，保证项目按时、高质量完成。 3. 搭建和维护验证平台，编写与执行测试用例，确保充分的功能与覆盖率验证。 4. 开发高复用性的验证模型与组件，应用于不同验证层级（模块级、子系统级、芯片级等），以提升验证效率。 5. 分析验证结果、定位问题并推动设计优化，不断提高验证质量与工作效率。
数字电路 C++ Python 测试与质量 芯片 / 半导体
1) 制定验证方案：根据芯片或IP模块的设计需求，分析功能规格并制定验证方案，明确覆盖目标与测试策略； 2) 构建验证环境：主导模块级、子系统级及SoC级验证环境的搭建，包括基于UVM方法学开发测试平台及验证组件； 3) 前仿验证：执行数字电路/IP模块的仿真验证，完成混合信号仿真验证以及低功耗仿真验证等，与设计人员合作定位并修复设计缺陷； 4) 覆盖率：通过自动化测试生成用例，分析功能覆盖率和代码覆盖率，确保验证完整性和准确性；
Verilog SystemVerilog FPGA 硬件与芯片 芯片 / 半导体
1.负责 SoC 中 DDR 子系统的设计、集成与调试，包括 DDR Controller、PHY 及相关子模块的系统级集成。 2.主导或参与 DDR bring‑up 全流程，覆盖仿真、FPGA/EMU 验证、硅后调试等阶段，定位并解决功能与性能问题。 3.参与 SoC 级性能分析与调优，围绕带宽、时延、QoS、功耗等指标，对 DDR 相关参数与架构进行优化。 4.协同前端 / 验证 / 后端团队，推动 DDR 子系统在 SoC 中的稳定落地，保障项目进度与质量。 5.参与 DDR 相关技术方案评估，支持不同业务场景（如GPU 等）对存储系统的需求。
Verilog SystemVerilog EDA 设计 芯片 / 半导体
1.参与产品定义，以及产品可行性评估，必要时访问客户以确保产品定义的准确性。 2.负责数字模块的设计与仿真验证，系统整合， FPGA综合; 3.负责时序约束文件和CTS Spec。 4.负责制定测试方案，协助测试工程师完成芯片测试工作; 5.负责攥写设计及测试文档。
UVM 芯片验证 SystemVerilog 硬件与芯片 芯片 / 半导体
【职位描述】 1.负责芯片IP及SOC级高速接口相关模块的验证工作； 2.解读设计规格书，提取验证功能点，制定全面可行的验证计划； 3.搭建模块级/子系统级UVM验证环境，开发并维护测试用例； 4.执行验证计划，分析覆盖率数据，推动验证指标收敛，保障交付质量。 【职位要求】 1.本科及以上学历，微电子、集成电路、电子工程、电子科学与技术、计算机等相关专业； 2.具备2年及以上芯片验证工作经验，拥有连贯的IC行业履历及完整的芯片流片经验； 3.熟练掌握SystemVerilog及UVM方法学，能够独立搭建验证环境；…
1、负责芯片数字电路或集成设计相关开发工作，根据系统架构需求制定或集成设计规格； 2、负责数字电路设计前端、DFT或后端实现，包括但不限于RTL编码、综合、静态时序分析及物理实现等满足功能和性能规格要求； 3、负责数字电路或集成设计功能验证，包括但不限于RTL功能仿真、门级时序仿真、功耗仿真、混合仿真等； 4、参与FPGA集成设计和验证工作； 5、配合测试工程师完成芯片的相关测试工作； 6、撰写各种相关文档和资料。
芯片验证 SystemVerilog UVM 测试与质量 芯片 / 半导体
工作职责： 1. 负责芯片顶层验证工作，包括系统级集成验证、模块交互验证及复杂系统场景验证； 2. 制定并维护顶层验证计划，搭建和维护基于SystemVerilog/UVM的顶层验证环境； 3. 开发验证组件、测试用例及checker，覆盖关键功能、异常场景及边界条件，推动功能覆盖率与代码覆盖率收敛； 4. 参与门级仿真（GLS）及后仿调试，完成SDF反标、时序问题分析及相关问题定位； 5. 与设计、架构、后端及软件团队协作，分析并推动问题闭环； 6. 支持芯片流片及量产阶段问题定位、复现及回归验证； 7. 参与验证流程优化及自动化建设，提高验证效率和质量。
Analog Devices 城市未标注
Verilog SystemVerilog UVM 测试与质量 芯片 / 半导体
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into solutions that combat climate change, reliably conn…
数字电路 Verilog SystemVerilog 测试与质量 芯片 / 半导体
1.根据芯片设计规格，搭建 UVM 验证平台，编写 Testcase，完成模块、子系统级功能仿真验证，定位设计缺陷。 2.开展覆盖率收集与分析，持续完善激励与检查逻辑，提升功能覆盖率，输出验证报告。 3.和数字前端、DFT、后端工程师协同对接，跟进 bug 复现、闭环回归，保障芯片设计按期交付。
芯片验证 Verilog SystemVerilog 测试与质量 芯片 / 半导体
1. 维护/开发验证平台； 2. 构建测试用例，完成模块级和芯片级设计的验证； 3. 为设计团队提供验证支持； 4. 提高验证质量和效率；
UVM SystemVerilog EDA 测试与质量 通信 / 计算机 / IT
我们正在寻找一位经验丰富的数字前端验证技术支持工程师，加入我们的团队，为客户提供专业的技术支持与解决方案。作为数字前端验证领域的专家，您将协助客户解决芯片设计验证过程中的技术问题，推广先进的验证方法学，并支持相关EDA工具的应用。 岗位职责： 1.为客户提供数字前端验证（如UVM、SystemVerilog、形式验证、仿真调试等）的技术支持，解决其在项目开发中遇到的技术难题； 2.协助客户优化验证流程，推广先进的验证方法学与***实践，提升验证效率与覆盖率； 3.支持数字前端验证EDA工具的应用，包括工具配置、问题排查与性能调优；…
Analog Devices 城市未标注
Verilog SystemVerilog UVM 测试与质量 芯片 / 半导体
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into solutions that combat climate change, reliably conn…
UVM Verilog SystemVerilog 硬件与芯片 芯片 / 半导体
人才画像： 1. 深入了解ASIC设计/验证/实现等流程，在数字芯片验证领域有3~5年的经验； 2. 熟悉高级验证方法(UVM等), 有丰富的验证流程经验，包括测试计划，覆盖模型，测试平台，BFM建模等；深入理解Verilog和systemVerilog。 岗位职责： 1. 参与验证方法学的研究，致力于提高团队的自动化和生产力水平； 2. 阅读硬件设计文档和设计规范以了解设计要求并构建相应的测试计划，并与架构/设计工程师一起讨论； 3. 基于UVM方法构建模块级测试平台； 4. 构建测试用例，并和设计人员定位问题，保证所有用例通过； 5. 统计收集各种验证指标（通过率，功能覆盖率等）；…
Verilog VHDL C++ 测试与质量 通信 / 计算机 / IT
1、制定芯片（硅前）验证计划，开发验证组件、自动化脚本、搭建测试平台（动态仿真/Formal静态验证等）； 2、开发调试测试用例，完成芯片模块、子系统或系统级RTL与门级功能、性能与时序验证任务； 3、完成覆盖率分析、报告文档等验证sign-off工作； 4、支持功耗分析、ATE功能测试向量开发、硬件加速联合仿真等任务。
Verilog SystemVerilog EDA 前端与客户端 芯片 / 半导体
1， 参与MCU和SOC芯片架构的制定，负责顶层设计，并撰写设计文档； 2， 负责模块级设计和验证； 3， 负责数字设计中的Lint，综合和形式验证等基本流程，并配合流程工程师做好相关设计的时序收敛工作； 4， 参与FPGA平台验证和芯片功能测试； 5， 配合后端部门、产品测试部门完成流片和量产等工作。
芯片验证 UVM SystemVerilog 测试与质量 芯片 / 半导体
工作职责： 1、与IC设计工程师和系统工程师密切合作，负责IC设计项目相关验证计划的制定，验证结果的评审，并根据项目的特点制定不同的验证策略、方案； 2、开发验证平台，使用C, System Verilog, UVM等语言/工具，实现高效率的芯片功能，性能验证，完成验证执行和Debug，满足Tape Out需求； 3、对IC设计项目的验证进度和质量负责，并能承担具体的技术任务。