说不清条件？直接问一句 →（例：合肥的BMS要几年经验）
已筛选： 云脉芯联 清除
岗位职责： · 负责AIGC市场智能网卡产品生态BD，与GPU厂商、CPU厂商、交换机厂商以及服务器厂商构建产品生态合作与商务合作 · 负责AIGC生态内产品解决方案沟通，将生态解决方案需求导入研发团队 · 负责AIGC生态内产品解决方案合作沟通，与生态合作伙伴共同拓展客户，获得商机
岗位职责： · 负责云脉芯联智能网卡及DPU产品的客户现场技术支持，包括软硬件安装部署及现场调试 · 配合研发团队完成客户问题的定位，并持续跟进解决方案落地
岗位职责： · 负责智能网卡/DPU芯片（FPGA/ASIC）的系统平台ARM固件子系统的驱动及应用设计、开发、调试与维护工作 · 配合团队成员进行软硬件联调和验证，输出相关的技术文档
Python C++ CI/CD 测试与质量 芯片 / 半导体
岗位职责： · 负责智能网卡/DPU芯片（FPGA/ASIC）典型网络应用场景，如RDMA组网测试、AI/HPC加速的测试验证 · 负责自动化测试平台（包括自动化框架、测试用例、相关工具及脚本）的开发、部署及应用，并持续优化流程提高覆盖率及测试效率
岗位职责： · 负责Linux驱动软件（网络协议栈、DPDK等）性能调优 · 结合云网络、云存储、AI等应用场景，完成Linux驱动软件适配、新特性开发及原型验证
岗位职责： · 参与大规模AI计算通信库的跟踪与研究，并且在RDMA网卡，DPU上进行优化 · 参与AI/超算系统的网络架构研究
岗位职责： · 负责DPU SPDK存储卸载的方案设计及软件开发、性能优化 · 负责智能网卡基于TCP、RDMA的SPDK存储协议栈适配
岗位职责： · 负责芯片架构定义、软硬件接口设计、系统性能分析 · 支持芯片需求定义、RTL设计和实现、验证、软硬件系统联调
岗位职责： · 负责逻辑综合、LEC、ECO流程开发和质量把控。协助前端设计团队创建时序约束，完成时序收敛 · 负责全芯片STA流程执行、时序约束质量把控。协同后端团队完成Timing signoff
FPGA Verilog SystemVerilog 硬件与芯片 芯片 / 半导体
岗位职责： · 负责数字芯片模块级详细设计、性能分析、RTL实现、逻辑综合、设计交付质量把控 · 支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析
岗位职责： · 负责数字芯片子系统级与模块级微架构设计，确保设计方案满足时序、面积、性能要求 · 负责解决设计中的技术难点与瓶颈问题、审视模块详细设计与RTL质量 · 支持验证团队完成验证方案制定、验证用例规划、芯片级与跨子系统级用例的编写
FPGA SystemVerilog UVM 硬件与芯片 芯片 / 半导体
岗位职责： · 负责模块级到子系统级的验证环境搭建、验证方案制定、验证计划执行 · 支持芯片原型验证、驱动软件开发、软硬件系统联调
芯片验证 SystemVerilog UVM 硬件与芯片 芯片 / 半导体
岗位职责： · 负责芯片级与子系统级验证方案制定、验证计划与策略制定、验证环境搭建、验证计划执行与管理 · 负责验证平台公共组件、脚本的规划与编写，提升项目整体验证效率与质量 · 负责系统级的功能、性能的验证方案与用例编写，协助开发进行分析 · 支持芯片原型验证、驱动软件开发、软硬件系统联调
职位描述： 1. 负责基于FPGA的数字逻辑设计、IP集成、逻辑综合、布局布线、硬件调试； 2. 支持ASIC芯片原型验证、软硬件系统联调。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 掌握Verilog语言，熟悉主流FPGA器件和开发工具； 3. 有以下任意一项相关经验者优先： · 网络（Ethernet、TCP/IP、交换、路由） · 存储（NVMe、RDMA、RoCE） · PCIe、VirtIO、DMA · DDR、HBM 线上简历投递：hr2023@yunsilicon.com
Verilog SystemVerilog FPGA 硬件与芯片 芯片 / 半导体
职位描述： 1. 负责数字芯片微架构设计、性能分析、RTL实现、逻辑综合、设计交付质量把控； 2. 支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 掌握Verilog语言，了解SystemVerilog，熟悉ASIC或FPGA前端设计开发工具； 3. 有以下任意一项相关经验者优先： · 网络（Ethernet、TCP/IP、交换、路由） · 存储（NVMe、RDMA、RoCE） · PCIe、VirtIO、DMA · DDR、HBM 线上简历投递：hr2023@yunsilicon.com
FPGA SystemVerilog UVM 硬件与芯片 芯片 / 半导体
职位描述： 1. 负责模块级到芯片级的验证环境搭建、验证方案制定、验证计划执行； 2. 支持芯片原型验证、驱动软件开发、软硬件系统联调。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 3年以上ASIC或FPGA数字前端设计或验证经验； 3. 熟悉SystemVerilog语言和UVM验证方法学，有C、Perl、或Python编程经验优先； 4. 有以下任意一项相关经验者优先： · 网络（Ethernet、TCP/IP、交换、路由） · 存储（NVMe、RDMA、RoCE） · PCIe、VirtIO、DMA · DDR、HBM 线上简历投递：hr2023@yunsili…
职位描述： 1. 负责逻辑综合、LEC、ECO流程开发和质量把控。协助前端设计团队创建时序约束，完成时序收敛； 2. 负责全芯片STA流程执行、时序约束质量把控。协同后端团队完成Timing signoff。 职位要求： 1. 计算机、电子、通信相关专业本科及以上学历； 2. 精通SDC，熟练使用DC、Formality、PT，熟悉Tcl编程。 线上简历投递：hr2023@yunsilicon.com
岗位职责： 1. 负责DPU及智能网卡Kernel-OvS研发及不同内核版本适配； 2. 推动云脉芯联DPU及智能网卡Kernel-OvS开源。
岗位职责： 1. 推动云脉芯联DPU及智能网卡内核驱动代码进入内核开源社区； 2. 负责与内核开源社区的对接工作，包括社区合作、技术交流等； 3. 负责驱动和不同内核版本的适配方案设计及实现。
Linux 嵌入式 AUTOSAR 硬件与芯片 芯片 / 半导体
岗位职责： 1. 负责DPU/智能网卡芯片bringup，包括芯片ARM固件子系统、芯片外设等； 2. 负责用于DPU/智能网卡芯片点亮、功能验证及故障定位所需的诊断测试工具研发； 3. 推动提高芯片和板卡出厂测试的覆盖率和质量。
岗位职责： 1. 负责DPU SPDK存储卸载的方案设计及软件开发、性能优化； 2. 负责智能网卡基于TCP、RDMA的SPDK存储协议栈适配。
岗位职责： 1. 负责RDMA CC算法仿真并在智能网卡/DPU芯片（FPGA/ASIC）完成代码开发及性能优化； 2. 负责RDMA新技术的跟踪和调研。