盛科通信-U 苏州 应届
芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
1. 熟悉Verilog、SystemVerilog及C语言，熟悉VCS、Verdi等EDA仿真调试工具，能够熟练阅读英文技术文档； 2. 具备较强的问题分析与解决能力，逻辑思维良好，具备较强的学习能力、沟通能力及抗压能力； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 南京 应届
芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
1. 熟悉Verilog、SystemVerilog及C语言，熟悉VCS、Verdi等EDA仿真调试工具，能够熟练阅读英文技术文档； 2. 具备较强的问题分析与解决能力，逻辑思维良好，具备较强的学习能力、沟通能力及抗压能力； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州 应届
芯片 / 半导体
1. 负责数字集成电路验证规划、测试平台搭建及验证执行，确保设计满足功能、性能及覆盖率要求； 2. 编写验证计划、测试用例及验证报告，分析并总结验证结果，确保验证的完整性与高效性； 3. 负责基于SystemVerilog、UVM等验证语言和方法学进行验证环境的开发与维护，协同设计团队识别验证难点并制定验证策略； 4. 跟踪并解决验证过程中发现的问题，协同设计团队优化方案并推动质量提升。
1. 熟悉数字电路基本原理及集成电路设计流程，熟练掌握SystemVerilog，了解UVM验证方法学； 2. 具有良好的团队协作精神与沟通能力，能够跨部门高效协同； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 南京 应届
芯片 / 半导体
1. 负责数字集成电路验证规划、测试平台搭建及验证执行，确保设计满足功能、性能及覆盖率要求； 2. 编写验证计划、测试用例及验证报告，分析并总结验证结果，确保验证的完整性与高效性； 3. 负责基于SystemVerilog、UVM等验证语言和方法学进行验证环境的开发与维护，协同设计团队识别验证难点并制定验证策略； 4. 跟踪并解决验证过程中发现的问题，协同设计团队优化方案并推动质量提升。
1. 熟悉数字电路基本原理及集成电路设计流程，熟练掌握SystemVerilog，了解UVM验证方法学； 2. 具有良好的团队协作精神与沟通能力，能够跨部门高效协同； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1. 协同前端设计团队负责从RTL到GDSII的完整中后端实现流程，完成逻辑综合、布局布线及时钟树综合，确保物理实现质量； 2. 负责模块级或芯片级的物理验证、形式等价性验证、电源完整性分析及静态时序分析，确保各阶段交付满足标准； 3. 从芯片物理实现角度，系统性开展面积优化、功耗优化、时序优化，针对关键路径与复杂模块，制定并落地PPA优化方案；
1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备后端工作基础或具备EDA工具流程自动化开发经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 上海
芯片 / 半导体
1. 协同前端设计团队负责从RTL到GDSII的完整中后端实现流程，完成逻辑综合、布局布线及时钟树综合，确保物理实现质量； 2. 负责模块级或芯片级的物理验证、形式等价性验证、电源完整性分析及静态时序分析，确保各阶段交付满足标准； 3. 从芯片物理实现角度，系统性开展面积优化、功耗优化、时序优化，针对关键路径与复杂模块，制定并落地PPA优化方案；
1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备后端工作基础或具备EDA工具流程自动化开发经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1.参与芯片DFT方案设计，负责SCAN、MBIST、JTAG等结构的集成与验证，支持芯片可测试性设计； 2.负责DFT模式时序约束编写与优化，协同后端及STA团队完成时序收敛与签核； 3.协同前端、验证、后端及ATE测试团队，完成芯片流片、回片调试及量产测试，定位并解决测试失效问题； 4.负责DFT技术文档撰写，参与芯片故障分析与良率优化，持续改进DFT设计与测试方案。
1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备芯片项目开发经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 上海
芯片 / 半导体
1.参与芯片DFT方案设计，负责SCAN、MBIST、JTAG等结构的集成与验证，支持芯片可测试性设计； 2.负责DFT模式时序约束编写与优化，协同后端及STA团队完成时序收敛与签核； 3.协同前端、验证、后端及ATE测试团队，完成芯片流片、回片调试及量产测试，定位并解决测试失效问题； 4.负责DFT技术文档撰写，参与芯片故障分析与良率优化，持续改进DFT设计与测试方案。
1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备芯片项目开发经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1.负责自研网络芯片SDK与底层驱动的设计、开发及性能调优； 2.参与芯片架构定义与方案评审，负责 FPGA 验证及回片后的调试工作（Bring-up）； 3.利用大模型（LLM）与自动化脚本，实现测试用例自动生成、代码审查及 CI/CD 流程优化，提升交付质量。
1.熟练掌握 C 语言及数据结构，具备扎实的编程能力，熟练使用Copilot、Cursor等AI编程工具； 2.具备较强的自驱力、逻辑思维能力及良好的沟通能力，能够快速掌握新技术； 3.具备Prompt工程实践经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1. 参与自研芯片架构定义、方案预研，负责芯片仿真模型和SAI(交换芯片面向SONiC生态的API接口)开发； 2. 负责自研芯片在软件仿真平台、FPGA仿真平台及芯片工程样片平台各阶段的功能、性能测试； 3. 负责智算仿真组网，验证自研芯片在真实大模型应用场景的部署方案及性能。
1.具备良好的C/C++/Python语言编程能力； 2. 具备较强的学习能力与责任心，逻辑分析能力良好； 3. 具备AI协作编程与调试经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1. 负责网络芯片数据通路、以太网接口及应用方案的集成测试，主导功能、性能、场景及可靠性等维度验证，确保产品指标满足需求； 2. 结合IEEE/OCP/UEC/OIF 等行业标准，设计高覆盖率的测试方案与用例，执行测试闭环并输出质量评估报告； 3. 优化测试流程、策略与方法，开发并维护自动化测试平台、工具及脚本，提升测试效率与智能化水平； 4. 参与产品软件质量维护与版本管理，高效响应客户需求、闭环解决客户问题。
1.熟悉通信与数字电路基础知识，熟悉Linux系统，熟练掌握C/C++、Python、Shell等至少一种编程语言； 2. 具备良好的沟通能力及较强的动手能力、学习能力和问题分析能力； 3. 对计算机通信、AI智算网络、数据中心互联，SDN等技术方向有浓厚兴趣； 4. 具备CCNP/HCIP等认证者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1. 参与技术预研与芯片验证，跟踪行业标准及技术趋势，深入理解芯片接口架构，与芯片设计团队协作完成模块仿真验证工作； 2. 参与芯片接口驱动软件的设计、开发与交付，完成驱动架构设计、代码实现及调试优化； 3. 参与客户支持与产品优化，响应客户应用问题，输出解决方案并推动产品体验持续改进。
1. 熟悉Linux环境及嵌入式系统开发，具备良好的C/C++编程能力与底层软件开发实践经历； 2. 具备较强的自主学习与钻研能力，逻辑分析能力优秀，善于拆解并分析复杂问题； 3. 具备以太网物理层、数据链路层相关知识者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州
芯片 / 半导体
1. 负责芯片产品推广、客户培训及技术交流，针对客户需求提供应用解决方案； 2. 响应并解决客户产品使用中遇到的技术问题，参与客户方案评审； 3. 收集客户反馈，联动研发部门推动问题闭环与产品优化。
1.掌握数字电路与模拟电路、计算机网络基础理论，了解以太网通信原理及Linux 基础知识； 2.具备较好的问题信息整理与技术文档编写能力，能够阅读基础英文技术文档； 3. 具备优秀的沟通表达能力及辑思维能力，责任心强，能适应不定期出差； 4. 具备网络设备、嵌入式相关实践经验者优先。
挂了 22 天 已收藏 读全文 →
盛科通信-U 苏州 3-5年 本科
芯片 / 半导体
1. 负责Linux(Ubuntu、centos、rockylinux）服务器的日常运维与管理； 2. 负责zabbix、ansible、gitlab、jenkins等服务的运维； 3. 负责完善系统监控告警体系，推动运维自动化建设； 4. 负责处理公司研发用户使用中可能出现的问题； 5. 负责配合公司研发团队部署管理相关开发测试环境； 6. 完成部门安排的其他相关工作。
1. 计算机、网络工程、信息安全、软件工程、电子信息等IT相关专业，本科及以上学历； 2. 熟悉centos、rockylinux、ubuntu等主流Linux操作系统，熟悉掌握系统工具命令和常规服务的配置保护； 3. 具备3年以上研发型企业Linux服务器群运维经验，具备IC行业工作经验优先； 4. 具备系统化IT管
挂了 1 个月 已收藏 读全文 →
盛科通信-U 苏州 5-10年 本科
芯片 / 半导体
1.负责Block级及系统级的完整物理设计工作，涵盖APR(自动布局布线)、PV(物理验证)、P1(电源完整性)、STA(静态时序分析)等全链路交付； 2.主导从Netist到GDSII的物理实现流程，确保各阶段交付质量符合流片标准。把控交付件质量，推动设计规则检查、时序收敛及物理验证的闭环； 3.针对高风险时序模块或复杂系统，主导模块或系统的PPA(Power,Performance,Area)优化与后端收敛； 4.具备大芯片时钟方案规划能力，主导时钟树综合(CTS)与时钟网络优化，对时钟树质量有深刻理解，能制定低抖动、低功耗的时钟策略；…
学历背景：本科及以上学历，电子工程、微电子、计算机科学或相关专业； 工作经验：5年及以上芯片后端物理设计经验，具备成功流片(Tape-out)的完整项目经历； 工艺经验：熟悉先进工艺节点(7nm及以下)的设计规则与物理实现挑战； 核心技能：精通APR、STA、PV、Pl、PA等后端全流程，具备复杂时序收敛与PPA优化实
挂了 1 个月 已收藏 读全文 →
盛科通信-U 南京 / 苏州 1-3年 本科
芯片 / 半导体
1、与前端设计团队紧密协作，负责从RTL到GDSII的完整中后端实现流程； 2、主导逻辑综合、SDC约束开发、Floorplan规划、Placement布局、CTS 时钟树综合及Routing布线等关键环节，确保物理实现质量； 3、熟悉后端签核流程，负责模块级或芯片级的物理验证、形式等价性验证、电源完整性分析及静态时序分析，确保各阶段交付满足标准； 4、从芯片物理实现角度，系统性开展面积优化、功耗优化、时序优化；针对关键路径与复杂模块，制定并落地PPA优化方案； 5、熟悉Memory IP选型及Foundry 工艺库特性；…
学历背景：微电子、电子工程、通信、计算机等相关专业本科及以上学历; 工作经验：2年以上芯片中后端相关工作经验； 专业技能：扎实的数字电路分析基础，熟练掌握逻辑综合、物理设计、时序分析等中后端全流程，精通Tc/PerlV/Python等脚本语言，具备EDA工具流程自动化开发能力。 加分项: 1、具备3nm/4nm/5n
挂了 1 个月 已收藏 读全文 →
盛科通信-U 苏州 / 南京
芯片 / 半导体
1.负责复杂IP block的DFT设计验证； 2.负责presta，配合PD进行sdc迭代； 3.负责TOP DFT设计和验证，制定全芯片DFT/ATE测试方案。
1. 熟悉Mentor Tessent DFT Flow； 2. 熟悉JTAG/SCAN/MBIST/ATPG等技术； 3. 具有优秀的学习能力，沟通能力和抗压能力，具有很强的责任心。
挂了 1 个月 已收藏 读全文 →
盛科通信-U 上海
芯片 / 半导体
1. 独立主导完成芯片复杂模块的从RTL到GDS完整flow； 2. 攻坚模块时序（Timing）、拥塞（Congestion）及设计规则检查（DRC）等关键问题； 3. 参与解决芯片级，专项问题，确保芯片物理实现符合设计规范与性能目标； 4. 深度参与 PD流程（flow）的搭建，优化与完善，协同制定并迭代相关 checklist。
1. 系统掌握芯片后端 APR 全流程，包括 floorplan、place、Power 规划、CTS、时序分析、布局布线等关键环节的原理与实践方法； 2. 精通tcl、perl、python 中至少一种脚本语言，能熟练运用脚本实现流程自动化、数据处理与工具定制； 3. 独立完成有挑战的Block 级别物理设计（PD）
挂了 2 个月 已收藏 读全文 →
盛科通信-U 苏州 / 南京
芯片 / 半导体
1.根据规格书或者协议标准，撰写模块设计方案和文档。 2.完成模块的RTL编码或者IP集成设计，对模块做综合和时序优化。 3.根据后端反馈改进模块设计。 4.支持模块的验证和硬件测试。
1.具备基础的数字电路理论知识，了解IEEE802.3系列以太网标准规范。 2.具备基础的数字电路设计能力；具体简单的问题排查能力；具备良好的沟通和文档阅读及编写能力。 3.熟悉常见的以太接口类型，了解以太接口芯片的基础特性，有以太接口设计经验和接受过以太网协议，以太接口设计相关培训或者有以太接口验证经验优先。
挂了 4 个月 已收藏 读全文 →
盛科通信-U 苏州 3-5年
芯片 / 半导体
1. 基于芯片规格分析芯片的电气参数可测试性，制定ATE测试的硬件方案，支撑ATE量产测试； 2. 负责ATE相关硬件开发和选型（BIB, LoadBoard, Probe Card，Socket，change kit），负责硬件设计、制造、验收的全流程把控； 3. 基于所选用的测试平台制定硬件板卡详细设计方案，对接外协厂商完成测试治tooling的开发和调试； 4. 主导可靠性测试板卡的硬件设计方案，了解可靠性测试原理，负责分析可靠性测试失效案例。
1. 具有电子信息/通信/微电子/自动化等专业本科/硕士，并具有3年以上的IC测试硬件开发或同等领域的行业经验； 2. 具备电路，模数电，信号处理等硬件设计知识，了解主流ATE测试平台（如Advantest、Teradyne、鸿劲等），熟悉机台测试原理和电气特性指标； 3. 有硬件原理图设计经验，具有原理图审查(Des
挂了 4 个月 已收藏 读全文 →
上下滑换卡片 · 右滑喜欢 · 左滑跳过 登录后才能收藏 →